메인으로

매우 빠른 신호를 전송하는데 있어 신호의 반사와 지연 손실등의 문제가 발생하며 이는 신호의 속도에 비례하여 문제가 커지게 됩니다.
신호 반사 의 문제는 근본적으로 임피던스의 불연속에 의해 생기는데 이에 대해 분석하고 빠른 신호에 대해 문제가 없도록 하는 것이 High Speed Signal Integrity 라고 할 수 있습니다.
최근 신호의 전송 규격은 매우 급격히 빨라지고 있는데 이에 따른 Compliance 를 만족하는 설계가 필요하게 되었습니다.
임피던스 불연속 구간은 전송 채널에서의 레이아웃 선폭, PCB 두께, via를 통한 연결, plane의 gap, 컨넥터, Cable Launch, branch, stub, 패키지, 테스트 패드,
선로 종단의 임피던스 불연속 등 여러 부분이 될 수 있습니다.

또한 선로의 끝단에 붙어있는 드라이버와 리시버의 임피던스 불일치도 임피던스 불연속에 해당하며, 선로의 시작이나 끝단에 터미네이션을 달아서
신호 왜곡을 방지 하는 것도 임피던스 불연속에 의한 영향을 고려한 것입니다. 임피던스 불연속에 의한 영향은 신호의 rise time 과 불연속 구간 의 길이에 따라 달라지는데,
rise time 이 짧다거나 혹은 rise time 에 비해 불연속 구간이 길어서 문제가 생기게 되는 것이므로 불연속 구간이 문제 가 될 지 안 될지는 신호의 속도와 불연속 구간의 길이를 함께 고려하여 계산해 보아야 합니다.

고속 신호 전송에는 DDR3, USB3, HDMI, SATA, PCI express, Infiniband, XAUI, 10GBASE-KR 등이 있으며, 각각 전송 채널의 Insertion Loss / Return Loss / Loss Deviation / Insertion to Crosstalk / Skew / Diff. to Comm. Ratio / Noise Margin / Timing Margin / Overshoot / Rise and Fall time 등의 Compliance 를 만족하여야 합니다.
Compliance 규격을 만족하는지의 검증은 설계 과정에서 전체 채널에 대한 Signal Integrity 검증을 통해 가능한데, 이는 정확한 Electro Magneic Solver 에 의한 모델링 및 Full Channel 시간 영역 파형 분석에 의해 가능합니다.

Full-channel SI 모델링 및 Transient 해석

Chip/Package/Board/Connector/Cable 의 임피던스 최적화,
임피던스 불연속 compensation EM full-wave모델링 및
electrical parameter extraction (등가회로 또는 광대역 S-parameter 모델 추출)

Differential line 최적화 (Differential line impedance, coupling, balancing,
Common mode noise filter) Virtual Compliance Test and Report

High Speed Signal 채널에 대한 예측 가능한 설계와 Trouble Shooting을 위해서는 매우 높은 주파수 (~수십GHz) 까지의 정확한 모델링이 필요 하며
이를 위해서는 고주파에 대한 전자기적인 현상의 이해와 이를 적용한 정확한 해석이 필요합니다.
이러한 요구에 대해 고주파 및 전자장 해석에 대한 전문 지식을 바탕으로 High SpeedSignal Integrity 분야의 최상의 컨설팅 및 분석/설계 서비스를 제공하고 있습니다.